Micron illustra la roadmap per DRAM e NAND, comprese memorie 3D e soluzioni progettate per l’IA

Micron ha illustrato i piani per far progredire le proprie tecnologie DRAM e 3D NAND, sviluppando al contempo più prodotti di memoria su misura per i processori IA e i carichi di lavoro specifici dei clienti. La roadmap comprende il bonding dei wafer, nuovi materiali, la litografia High-NA EUV e progettazioni di memoria integrate verticalmente.

Il processo DRAM 1δ di nuova generazione dell’azienda è nella fase di aumento delle rese e dovrebbe entrare in produzione di massa nella seconda metà del 2027. Micron prevede che offra un aumento della densità di bit di circa il 20% rispetto all’attuale nodo 1γ. Il processo è destinato a essere impiegato in prodotti tra cui DDR, LPDDR, memoria grafica, HBM5, HBM verticale e Vertical Edge Inference Memory.

Micron ha abbandonato i piani per produrre DRAM con celle di memoria 4F², affermando di non intravedere una strada praticabile per la scalabilità oltre la sua posizione attuale. La roadmap planare resa nota prosegue invece con celle 6F². Sono in sviluppo generazioni successive, tra cui 1ε, che dovrebbe utilizzare il bonding dei wafer, e ζÅ, che introdurrà la litografia High-NA EUV. L’azienda non ha annunciato calendari di produzione per questi nodi.

Micron sta inoltre sviluppando due generazioni di DRAM 3D, denominate 3D1 e 3D2. A differenza della memoria planare, che aumenta la densità principalmente riducendo le dimensioni delle celle, la DRAM 3D aggiungerebbe celle di memoria in verticale. Micron afferma di voler introdurre questa tecnologia quando i costi di produzione e le prestazioni potranno competere con quelli della DRAM convenzionale, ma non ha reso noti dettagli architetturali né date obiettivo.

Per la NAND, Micron prevede di passare dall’attuale tecnologia G9 alla G11, che dovrebbe aumentare il numero di layer attivi da 276 a oltre 400. G11 utilizzerà il bonding wafer-on-wafer e Micron prevede che raddoppi la densità di bit rispetto a G9, aumenti del 50% la velocità di I/O e riduca di oltre il 25% il consumo energetico per bit trasferito. La produzione di massa dovrebbe iniziare nella seconda metà del 2027.

Oltre G11, Micron sta studiando nuovi materiali, progettazioni di celle più dense e circuiti e percorsi dei dati più efficienti. Non ha ancora indicato quali saranno i materiali né fornito obiettivi di prestazioni e densità per le future generazioni NAND.

L’azienda sta lavorando anche a due architetture NAND per applicazioni di IA. La High-IOPS AI NAND è progettata per carichi di lavoro ad accesso casuale, come le ricerche vettoriali e l’analisi dei grafi; Micron punta a configurazioni in grado di offrire circa 25-100 milioni di IOPS. L’azienda prevede che i prodotti basati su questo approccio arrivino sul mercato nei prossimi due anni circa.

La High-Bandwidth AI NAND è pensata per dare priorità alla velocità di trasferimento dei dati. Micron sta valutando NAND impilate verticalmente, collegate tramite via attraverso il silicio e abbinate a un die di base logico, così da avvicinare lo storage agli acceleratori IA. L’azienda afferma che questo approccio dovrebbe essere sviluppato insieme ai clienti per soddisfare i requisiti di costi e prestazioni.

I piani di Micron per le memorie personalizzate comprendono anche HBM4E standard e personalizzata, seguite da HBM5E personalizzata, HBM verticale e Vertical Edge Inference Memory. La HBM4E personalizzata potrebbe ridurre la larghezza dell’I/O della memoria o aggiungere logica al die di base, liberando spazio per il calcolo e consentendo di adattare le progettazioni ai singoli acceleratori IA.

Micron prevede che la HBM verticale impili la memoria direttamente sui CPU o sugli ASIC, anziché collocarla accanto a essi su un interposer. L’azienda sta valutando il bonding ibrido, gli spreader termici integrati e progettazioni attente alla gestione termica per affrontare le sfide legate al packaging e al calore. Prevede che in alcuni sistemi la HBM convenzionale e quella verticale coesistano: la seconda soddisferebbe le esigenze di larghezza di banda, mentre la HBM standard fornirebbe capacità.

Micron sta inoltre collaborando con Meta per ottimizzare LPDDR6 per l’uso nei data center, concentrandosi su affidabilità, manutenibilità e disponibilità. Prevede che LPDDR6 consumi circa il 35% di energia in meno rispetto a LPDDR5. L’azienda sta sviluppando DDR6 insieme a clienti di primo piano e afferma che lo standard è destinato a offrire una larghezza di banda doppia rispetto a DDR5.

Per i circuiti periferici DRAM, Micron sta sviluppando successive tecnologie logiche CMOS, compresa la CMOS 3D. Prevede che questi progressi migliorino di oltre dieci volte le prestazioni della logica CMOS tra il 2020 e il 2030, sostenendo le esigenze di larghezza di banda e potenza dei prodotti di memoria orientati all’IA.

Fonti: Tom's Hardware.