Micron ha presentado sus planes para avanzar en sus tecnologías DRAM y 3D NAND, al tiempo que desarrolla más productos de memoria adaptados a procesadores de IA y cargas de trabajo específicos de sus clientes. La hoja de ruta incluye unión de obleas, nuevos materiales, litografía EUV de alta apertura numérica (High-NA) y diseños de memoria integrados verticalmente.

El proceso DRAM de próxima generación 1δ de la empresa está en la fase de aumento del rendimiento de fabricación y tiene previsto entrar en producción en masa durante el segundo semestre de 2027. Micron prevé que ofrezca un aumento de la densidad de bits de entre el 20% y el 30% frente a su nodo 1γ actual. Se prevé utilizar el proceso en productos como DDR, LPDDR, memoria gráfica, HBM5, HBM vertical y Edge Inference Memory vertical.

Micron ha abandonado sus planes de fabricar DRAM con celdas de memoria 4F², al afirmar que no ve una vía viable para seguir escalando más allá de su posición actual. En cambio, la hoja de ruta planar que ha dado a conocer continúa con celdas 6F². Hay generaciones posteriores en desarrollo, incluida 1ε, que se espera que utilice unión de obleas, y ζÅ, que incorporará litografía EUV de alta apertura numérica (High-NA). La empresa no ha anunciado calendarios de producción para esos nodos.

Micron también está desarrollando dos generaciones de DRAM 3D, denominadas 3D1 y 3D2. A diferencia de la memoria planar, cuya densidad aumenta principalmente al reducir el tamaño de las celdas, la DRAM 3D añadiría celdas de memoria en sentido vertical. Micron afirma que prevé introducir esta tecnología cuando sus costos de fabricación y su rendimiento puedan competir con los de la DRAM convencional, pero no ha revelado detalles arquitectónicos ni fechas previstas.

En cuanto a NAND, Micron prevé pasar de su tecnología G9 actual a G11, que, según se espera, aumentará el número de capas activas de 276 a más de 400. G11 utilizará unión de oblea a oblea y Micron prevé que duplique la densidad de bits respecto a G9, aumente la velocidad de E/S un 50% y reduzca más del 25% el consumo de energía por bit transferido. Está previsto que la producción en masa comience durante el segundo semestre de 2027.

Más allá de G11, Micron está investigando nuevos materiales, diseños de celdas más densos y circuitos y rutas de datos más eficientes. Todavía no ha identificado los materiales ni ha proporcionado objetivos de rendimiento y densidad para las siguientes generaciones de NAND.

La empresa también trabaja en dos arquitecturas NAND para aplicaciones de IA. High-IOPS AI NAND está diseñada para cargas de trabajo de acceso aleatorio, como búsquedas vectoriales y análisis de grafos, y Micron tiene como objetivo configuraciones que ofrezcan aproximadamente entre 25 y 100 millones de IOPS. La empresa prevé que los productos basados en este enfoque lleguen al mercado en los próximos dos años.

High-Bandwidth AI NAND busca priorizar el rendimiento de transferencia de datos. Micron está explorando NAND apilada verticalmente, conectada mediante vías a través del silicio y emparejada con una matriz base lógica, para acercar el almacenamiento a los aceleradores de IA. La empresa afirma que este enfoque tendría que desarrollarse junto con los clientes para satisfacer los requisitos de costo y rendimiento.

Los planes de Micron para memorias personalizadas también incluyen HBM4E estándar y personalizada, seguida de HBM5E personalizada, HBM vertical y Edge Inference Memory vertical. La HBM4E personalizada podría reducir el ancho de las E/S de memoria o añadir lógica a la matriz base, lo que liberaría espacio para el cómputo y permitiría adaptar los diseños a cada acelerador de IA.

Micron prevé apilar la HBM vertical directamente sobre CPU o ASIC, en lugar de colocarla junto a ellos en un interposer. La empresa está considerando la unión híbrida, los disipadores térmicos integrados y diseños que tengan en cuenta las condiciones térmicas para afrontar los desafíos del encapsulado y el calor. Prevé que la HBM convencional y la HBM vertical coexistan en algunos sistemas: esta última atendería las necesidades de ancho de banda y la HBM estándar aportaría capacidad.

Micron también colabora con Meta para optimizar LPDDR6 para su uso en centros de datos, con especial atención a la fiabilidad, la facilidad de mantenimiento y la disponibilidad. Prevé que LPDDR6 consuma aproximadamente un 35% menos de energía que LPDDR5. La empresa está desarrollando DDR6 con importantes clientes y afirma que el estándar está pensado para ofrecer el doble de ancho de banda que DDR5.

Para los circuitos periféricos de sus DRAM, Micron está desarrollando tecnologías CMOS lógicas sucesivas, incluida CMOS 3D. Prevé que estos avances mejoren más de diez veces el rendimiento de la lógica CMOS entre 2020 y 2030, para satisfacer las demandas de ancho de banda y consumo energético de los productos de memoria orientados a la IA.

Fuentes: Tom's Hardware.