Micron apresenta roteiro para DRAM e NAND, incluindo memória 3D e designs voltados para IA

A Micron apresentou planos para avançar suas tecnologias de DRAM e 3D NAND, enquanto desenvolve mais produtos de memória adaptados a processadores de IA e cargas de trabalho específicos dos clientes. O roteiro inclui ligação de wafers, novos materiais, litografia High-NA EUV e designs de memória verticalmente integrados.

O processo de DRAM de próxima geração 1δ da empresa está na fase de aumento de rendimento e tem previsão de entrar em produção em massa no segundo semestre de 2027. A Micron espera que ele proporcione um aumento de 20% na densidade de bits em relação ao seu atual nó 1γ. O processo está previsto para ser usado em produtos que incluem DDR, LPDDR, memória gráfica, HBM5, HBM vertical e Edge Inference Memory vertical.

A Micron abandonou os planos de fabricar DRAM usando células de memória 4F², afirmando que não vê um caminho viável de escalabilidade além de sua posição atual. Seu roteiro planar divulgado continua, em vez disso, com células 6F². Gerações posteriores estão em desenvolvimento, incluindo a 1ε, que deverá usar ligação de wafers, e a ζÅ, que introduzirá a litografia High-NA EUV. A empresa não anunciou cronogramas de produção para esses nós.

A Micron também está desenvolvendo duas gerações de DRAM 3D, chamadas 3D1 e 3D2. Diferentemente da memória planar, que aumenta a densidade principalmente ao reduzir o tamanho das células, a DRAM 3D acrescentaria células de memória verticalmente. A Micron afirma que planeja introduzir a tecnologia quando seus custos de fabricação e seu desempenho puderem competir com os da DRAM convencional, mas não divulgou detalhes arquitetônicos nem datas previstas.

Para NAND, a Micron planeja passar da atual tecnologia G9 para a G11, que deverá aumentar o número de camadas ativas de 276 para mais de 400. A G11 usará ligação wafer sobre wafer, e a Micron espera que ela dobre a densidade de bits em comparação com a G9, aumente a velocidade de I/O em 50% e reduza em mais de 25% o consumo de energia por bit transferido. O início da produção em massa está previsto para o segundo semestre de 2027.

Além da G11, a Micron está investigando novos materiais, designs de células mais densos e circuitos e caminhos de dados mais eficientes. Ainda não identificou os materiais nem forneceu metas de desempenho e densidade para gerações posteriores de NAND.

A empresa também está trabalhando em duas arquiteturas NAND para aplicações de IA. A High-IOPS AI NAND foi projetada para cargas de trabalho de acesso aleatório, como buscas vetoriais e análises de grafos, com a Micron visando configurações que ofereçam aproximadamente de 25 milhões a 100 milhões de IOPS. A empresa espera que produtos baseados nessa abordagem cheguem ao mercado nos próximos dois anos.

A High-Bandwidth AI NAND pretende priorizar a taxa de transferência de dados. A Micron está explorando NAND empilhada verticalmente, conectada por meio de vias através do silício e combinada com um die-base lógico, aproximando o armazenamento dos aceleradores de IA. A empresa afirma que essa abordagem precisaria ser desenvolvida com os clientes para atender aos requisitos de custo e desempenho.

Os planos da Micron para memória personalizada também incluem HBM4E padrão e personalizada, seguida por HBM5E personalizada, HBM vertical e Edge Inference Memory vertical. A HBM4E personalizada poderia estreitar a interface de I/O da memória ou adicionar lógica ao die-base, liberando espaço para computação e permitindo que os designs sejam ajustados para aceleradores de IA individuais.

A Micron espera que a HBM vertical empilhe a memória diretamente sobre CPUs ou ASICs, em vez de colocá-la ao lado deles em um interposer. A empresa está considerando ligação híbrida, dissipadores de calor integrados e designs com consciência térmica para enfrentar os desafios de encapsulamento e calor. Ela espera que HBM convencional e HBM vertical coexistam em alguns sistemas, com a última atendendo às necessidades de largura de banda e a HBM padrão fornecendo capacidade.

A Micron também está colaborando com a Meta para otimizar a LPDDR6 para uso em centros de dados, com foco em confiabilidade, facilidade de manutenção e disponibilidade. A empresa espera que a LPDDR6 consuma aproximadamente 35% menos energia que a LPDDR5. Está desenvolvendo DDR6 com grandes clientes e afirma que o padrão foi concebido para oferecer o dobro da largura de banda da DDR5.

Para os circuitos periféricos de DRAM, a Micron está desenvolvendo tecnologias CMOS lógicas sucessivas, incluindo CMOS 3D. A empresa espera que esses avanços melhorem em mais de dez vezes o desempenho da lógica CMOS entre 2020 e 2030, dando suporte às demandas de largura de banda e energia dos produtos de memória voltados para IA.

Fontes: Tom's Hardware.